[科普中國]-CPU架構(gòu)設(shè)計(jì)

CPU 設(shè)計(jì)是指設(shè)計(jì)中央處理器(CPU)的工程學(xué)，是計(jì)算機(jī)硬件(設(shè)計(jì))的一部分，它是計(jì)算機(jī)工程和電氣工程中的一個(gè)分支。

細(xì)節(jié)CPU設(shè)計(jì)關(guān)注數(shù)據(jù)路徑(如ALU和計(jì)算管道)

控制單元：邏輯控制的數(shù)據(jù)路徑

記憶體元件，如寄存器文件緩存

時(shí)脈電路，如時(shí)脈驅(qū)動(dòng)器，PLL，時(shí)鐘分配網(wǎng)絡(luò)

墊收發(fā)器電路

邏輯門電路的實(shí)現(xiàn)

定制設(shè)計(jì)CPU為高性能需求設(shè)計(jì)，可能需要為每個(gè)項(xiàng)目的定制設(shè)計(jì)以實(shí)現(xiàn)變頻。

為性能較低的需求設(shè)計(jì)的CPU可能實(shí)施：

1.購買一些知識(shí)產(chǎn)權(quán)

2.使用控制邏輯的實(shí)現(xiàn)技術(shù)（使用CAD工具等）來實(shí)現(xiàn)其他組成部分.

CPU架構(gòu)設(shè)計(jì)的邏輯在CPU設(shè)計(jì)中包括的一般邏輯為：

1.非結(jié)構(gòu)化的隨機(jī)邏輯

2.有限狀態(tài)機(jī)

3.微程序設(shè)計(jì)(常見于1965年到1985年)

4.可編程邏輯陣列(常見于80年代，現(xiàn)在比較罕見)

用來實(shí)現(xiàn)邏輯設(shè)備類型包括1.TTL小規(guī)模集成邏輯芯片 - 已不被使用

2.可編程陣列邏輯和可編程邏輯器件- 已不被使用

3.射極耦合邏輯(ECL)門陣列- 已不普遍

4.CMOS門陣列- 已不被使用

5.CMOSASICs - 今天常用，它們非常常用以致單詞ASIC并不用于CPU

6.現(xiàn)場可編程邏輯門陣列(FPGA) - 常見于軟微處理器，多少需要可重構(gòu)計(jì)算

CPU設(shè)計(jì)計(jì)劃大致上有這些主要工作1.程序員可見指令集, 各種微架構(gòu)的實(shí)現(xiàn)

2.在ANSI C/C++或者SystemC的體系研究和性能建模

3.高級(jí)綜合(HLS) 或RTL(例如邏輯) 執(zhí)行

4.關(guān)鍵速度相關(guān)部件（緩存、寄存器、算數(shù)邏輯單元）電路設(shè)計(jì)

5.邏輯綜合或邏輯門層設(shè)計(jì)

6.進(jìn)行時(shí)序分析以確認(rèn)所有邏輯和電路將以特定頻率運(yùn)行

7.物理設(shè)計(jì)，包括布局、布線、版圖設(shè)計(jì)

8.檢查 RTL，邏輯門層，晶體管層及物理層表示相符

9.檢查信號(hào)完整性，芯片可制造性

通過重新設(shè)計(jì)CPU核心，來獲得更小的裸片面積，有助于實(shí)現(xiàn)以上目標(biāo)中的幾個(gè)。

市場情況研發(fā)新的、高端的CPU是一個(gè)代價(jià)沉重的命題，例如，一般的電腦工程師年薪在每年25萬美元左右。1這包括工資、福利、CAD工具、電腦、辦公場地租金等。假設(shè)設(shè)計(jì)CPU需要100名工程師，那么該項(xiàng)目需要4年。

總支出 = $25萬 / 工程師數(shù)/年 x 100 工程師數(shù) x 4 年 = $1億美元。

上述金額只是一個(gè)例子.現(xiàn)代通用CPU的設(shè)計(jì)團(tuán)隊(duì)有幾百個(gè)團(tuán)隊(duì)成員。

嵌入式處理器經(jīng)濟(jì)出貨量最大的嵌入式CPU系列是8051，平均每年有近10億個(gè)單位。8051被廣泛使用，因?yàn)樗浅１阋恕，F(xiàn)在設(shè)計(jì)時(shí)間大致為零，因?yàn)樗鳛樯虡I(yè)知識(shí)產(chǎn)權(quán)被廣泛使用?，F(xiàn)在它通常作為芯片上較大系統(tǒng)的一小部分嵌入。8051的硅片成本現(xiàn)在低至0.001美元，因?yàn)橛行?shí)現(xiàn)使用的邏輯門數(shù)少至2,200個(gè)，而硅片數(shù)量為0.0127平方毫米。

截至2009年，使用ARM架構(gòu)指令集生成的CPU數(shù)量超過了其他32位指令集。ARM架構(gòu)和第一個(gè)ARM芯片的設(shè)計(jì)大約需要一年半的時(shí)間和5年的工作時(shí)間。

32位Parallax Propeller微控制器架構(gòu)和第一個(gè)芯片是由兩個(gè)人在大約10年的工作時(shí)間內(nèi)設(shè)計(jì)的。

8位AVR架構(gòu)和第一款A(yù)VR微控制器由挪威理工學(xué)院的兩名學(xué)生構(gòu)思和設(shè)計(jì)。

8位6502架構(gòu)和第一個(gè)MOS技術(shù)6502芯片是在13個(gè)月內(nèi)由大約9人設(shè)計(jì)的。

研究和教育CPU設(shè)計(jì)32位Berkeley RISCI和RISC II架構(gòu)和第一批芯片主要由一系列學(xué)生設(shè)計(jì)，作為四季度研究生課程序列的一部分。這種設(shè)計(jì)成為商業(yè)SPARC處理器設(shè)計(jì)的基礎(chǔ)。

大約十年之后，每個(gè)參加麻省理工學(xué)院6.004課程的學(xué)生都是團(tuán)隊(duì)的一部分 - 每個(gè)團(tuán)隊(duì)都有一個(gè)學(xué)期在7400系列集成電路中設(shè)計(jì)和構(gòu)建一個(gè)簡單的8位CPU。一個(gè)由4名學(xué)生組成的團(tuán)隊(duì)在該學(xué)期中設(shè)計(jì)并構(gòu)建了一個(gè)簡單的32位CPU。

有些本科課程要求由2至5名學(xué)生組成的團(tuán)隊(duì)在一個(gè)15周的學(xué)期內(nèi)在FPGA中設(shè)計(jì)，實(shí)施和測試一個(gè)簡單的CPU。

MultiTitan CPU的設(shè)計(jì)經(jīng)過了2.5年的努力，當(dāng)時(shí)被認(rèn)為是“相對(duì)較少的設(shè)計(jì)工作”。24人參與了3.5年的MultiTitan研究項(xiàng)目，其中包括設(shè)計(jì)和構(gòu)建原型CPU。

軟微處理器內(nèi)核對(duì)于嵌入式系統(tǒng)，由于功耗要求，通常不需要或不需要最高性能級(jí)別。這允許使用可以完全由邏輯綜合技術(shù)實(shí)現(xiàn)的處理器。這些綜合處理器可以在更短的時(shí)間內(nèi)實(shí)施，從而縮短產(chǎn)品上市時(shí)間。

本詞條內(nèi)容貢獻(xiàn)者為:

李曉林 - 教授 - 西南大學(xué)